MANUFACTURING METHOD OF GAN SYSTEM LED USING SUBSTRATE REMOVING TECHNIQUE

Patent number: KR20010088931 (A)

Publication date: 2001-09-29

Inventor(s): YOO TAE GYEONG [KR] +
Applicant(s): EPIVALLEY CO LTD [KR] +

Classification:

- international: *H01L21/30; H01L33/00;* H01L21/02; H01L33/00; (IPC1-7): H01L33/00

- european:

Application number: KR20010047806 20010808 **Priority number(s):** KR20010047806 20010808

Abstract of KR 20010088931 (A)

PURPOSE: A manufacturing method of GaN LED using substrate removing technique is provided to remove optical absorption loss and the loss due to dielectric difference between GaN substance and a substrate by removing a substrate having a GaN system LED grown. CONSTITUTION: A GaN system LED is attached to a silicon substrate(51), and consists of a P-metal layer(30), a P-GaN layer(24), an active and barrier layer(23), an N-GaN layer(22), a dielectric protection film(21) and an N-metal(70). First, the P-metal layer(30) is formed on a P-GaN layer(24). Then, portions between elements are etched using the P-metal layer(30) as masking substance. Next, the P-metal layer(30) is reversely bonded to a silicon substrate(51) so that the P-metal layer(30) becomes a junction and then a substrate which a thin film is grown on is removed. Then, an N-metal layer is formed on a surface of the N-GaN layer(22) exposed by the substrate removing step.

Data supplied from the espacenet database — Worldwide

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) 。Int. Cl. 7 H01L 33/00

(11) 공개번호 특2001- 0088931

(43) 공개일자 2001년09월29일

(21) 출원번호 10- 2001- 0047806

(22) 출원일자 2001년08월08일

(71) 출원인 에피밸리 주식회사

유태경

경기 광주군 오포면 능평리 51-2

(72) 발명자 유태경

경기도용인시수지읍풍덕천리713동보아파트101- 1007

심사청구: 있음

(54) 기판제거 기술을 이용한 GaN계 LED 제작 방법

요약

본 발명은 종래의 AlGalnN계 LED의 낮은 외부양자효율(External Quantum Efficiency), 열적 문제 그리고 활성층에 서의 비균일 전류분포 문제를 향상시키기 위한 새로운 구조의 GaN계 LED 제작에 관한 것이다. 이 제안된 구조의 가장 특창적인 특성은 GaN계 LED 박막성장을 위해서 사용되었든 기판(Al₂O₃, SiC, Si...) 율 제거하는데 있으며, 기판 제 거로 인하여 드러난 N 도핑된 GaN박막에 N- Metal을 형성하고 P- metal 부분이 접합부가 되게 실리콘 기판에 뒤집어 부착하여 LED를 제조하는 방법이다. 이 구조의 이점은 기판을 제거함으로 기판과 GaN 사이의 유전상수(Dielectric C onstant)의 차이로 인한 경계면에서의 광손실과 기판에 의한 광출력의 흡수 문제를 해결하고, 또한 10um 이하로 얇아 진 LED 두께로 인하여 LED 소자내부에서 광재생(Photon Recycling)이 효과적으로 일어나게 하여 외부양자효율(Ex ternal Quantum Efficiency)을 개선 할 수가 있으며, LED에서 발생한 열이 P- metal을 통해 전면적으로 실리콘 기판 으로 쉽게 빠질 수 있으므로 소자의 열적 특성을 크게 개선할 수 있다. 또한 일반적으로 GaN계 LED의 낮은 P- 도핑 문 제 와 국소적 p- metal 형성 및 n- metal 형성 문제로 인하여 나타나는 소자의 활성충 내부에서 전류의 불균일 분포 문 제를 크게 개선 할 수가 있다.

본 발명은 p- n 접합 다이오드 구조를 갖는 GaN계 LED 제작에 있어서 , P- 도핑된 박막 전면에 p- metal을 형성한 뒤 이 공정된 기판을 Si 기판에 P- metal 이 접합부가 되게 뒤집어 붙이고, 본 발명에서 제안된 방법을 이용하여 기판을 제거한 후 기판 제거로 드러난 n- 도핑된 GaN 박막에 N- metal을 형성하여 LED를 제작하는 것을 특징으로 한다.

CHIL

至 8

색인어

AIGaInN, LED, 외부 양자 효율(External Qunatum Efficiency), 기판, 에칭, 실리콘 기판.

H 사 사 망

도면의 간단한 설명

도 1은 종래 GaN계 LED소자의 일반적인 구조.

도 2은 종래 GaN계 LED(Light Emitting Diode)를 제작을 위해 성장된 박막 구조를 나타내는 단면도.

도 3는 P- GaN 위에 P- metal을 중착한 후의 단면도.

도 4은 형성된 P- metal을 마스킹으로 N도핑된 GaN 박막의 일정 깊이 까지 에칭하여 적당한 깊이의 흠을 형성하고 유전체를 이용하여 에칭된 표면을 보호한 후의 단면도.

도 5은 도 7까지 제작된 LED를 실리콘 기판 위에 P- metal 쪽을 접착부로하여 뒤집어 붙인 이후의 단면도.

도 6는 Mechanical 한 방법 또는 건식 또는 습식 에칭 기법을 이용하여 LED가 성장된 기판을 제거한 후의 단면도.

도 7은 기판제거로 드러난 N- GaN층에 N- Metal을 형성한 후의 단면도.

도 8은 본 발명에 따라 최종적으로 이루어진 단일 LED 소자의 단면도.

도 9는 본 발명의 또 다른 실시예로 LED에 실리콘 P- N diode를 집적한 형태의 LED 소자의 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

20. 기판 21 버퍼충

22 n- GaN 총 23 InGaN/GaN/AIGaN 활성 및 장벽총

24. p- GaN 총 30 P- Metal.

40. 에칭으로 형성된 홈. 41. 표면보호 유전체.

50. 고전도성 실리콘 기판. 51. 전도성 접착제.

70. N- metal. 90. N도핑된 실리콘 충 또는 기판

91. P도핑된 실리콘 충또는 기판. 92. N 오믹 메탈

93. P 오믹메탈 94. 패키지 마운터의 N전극

95. 패키지 마운터의 P전극 96. 와이어 본딩된 메탈

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 종래의 GaN계열의 LED(Light Emitting Diode)의 광출력, 열특성 및 활성충에서의 전류의 균일도를 획기적으로 향상시키기 위한 새로운 구조의 GaN계 LED의 제조 방법에 관한 것이다.

일반적으로 GaN계 LED(Light Emitting Diode)는, 첨부도면 도 1에 도시된 바와 같이, 사파이어 기판와 같은 기판(10) 상에 buffer층(11), n형 GaN 층(12), InGaN(또는 GaN) 활성층(13), p형 GaN층(14), 투명전극(15), 유전체보호막(16), n형 금속전극(17) 및 p형 금속전극(18)으로 구성되는 것으로서, 상기 사파이어 기판(10) 상에 buffer층(11), n형 GaN 층(12), InGaN(또는 GaN) 활성층(13) 및 p형 GaN층(14)을 MOCVD(Metal Organic Chemical Vapor Deposition)방법에 따라 순차적으로 결정 성장 한 후, n형 금속전극(17)의 형성을 위해 일부분을 상기 n형 GaN층(12)까지 식각(etching)하고, 필요에 따라 투명 전극(15)을 형성한 다음, 전극 영역을 제외한 부분을 유전체 보호막(16)으로 씌우고, n형 금속전극(17) 및 p형 금속전극(18)을 증착함으로써 형성된다.

활성층에서 전자와 흘의 결합에 의해서 발생된 광은 투명전극을 통하여서 공기 중으로 방출되게된다. 이런 광방출 과정에서 활성층에서 발생된 광량의 반은 기판쪽(광방출면 반대쪽)으로 진행하게 되고, 이때 많은 광량이 GaN와 기판 사이의 유전율차와 또 기판에서의 흡수효과에 의해서 손실을 입게 된다. 또한 두꺼운 기판에 의해서 LED 소자내부에서의 큰 광재생(Photon Recycling) 효과를 기대하기가 힘들게 된다. 일반적으로 광재생(Photon Recycling) 효과란 활성층에서 발생된 광의 많은 부분이 소자와 주변의 유전율 차로 인하여 LED소자 내부에 갇히게 되는데, 이 소자내부에 갇혀서 쓸모없게 된 빛이 다시 활성층에 흡수되어 다시 광으로 재생하는 것 또는 어떠한 원인으로 그 갇혀진 빛의 일부 또는모두가 공기 중으로 방출되는 효과를 의미한다.

도 1과 같은 기존의 LED 구조에 있어서 이미 많이 알려진 바와 같이 국소적인 P, N- metal 형성 및 낮은 P 도핑농도로 인하여 LED 활성층에서의 전류의 불균일도 문제가 발생하게 되고 이로 인하여 출력광의 불균일한 분포 문제가 야기된다. 또한 기존의 LED는 샤파이어와 같이 열전도성이 좋지 못한 기판이 패키지 마운터에 접합이 되므로 기존 기판(Al $_2$ O_3 , SiC,...)의 나쁜 열전도 특성에 의해서 소자와 열적 특성이 좋지 못한 문제점들이 있다. 이 문제는 소자의 동작 전류가 높아질수록 심각하게 소자의 성능에 영향을 끼치게된다.

따라서 GaN계 LED의 성능을 향상시키기 위해서는 위에서 상기된 문제점들의 개선이 절대적으로 필요하게된다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기한 문제점을 개선하기 위하여 안출된 것으로서, 본 발명의 목적은 GaN계 LED가 성장되어 있는 기판을 제거하여서 기판에 의한 광흡수 손실 및 GaN 물질과 기판사이의 유전율차에 의한 손실을 제거하고 소자내부에서의 광재생(Photon Recycling) 효과를 극대화하여 외부양자 효율(External Quantum Efficiency)을 개선하고, 또한 기판제 거로 인하여 드러난 N- GaN 박막에 N- metal을 형성하고, P 도핑된 쪽의 전면을 P Metal을 증착하여서 전류의 균일도을 향상 시킴은 물론, 소자의 P- metal 쪽을 열전도가 우수한 실리콘 기판에 접착시켜서 소자의 열적특성 향상을 얻는 것이 발명의 목적이다.

이런 효과의 얻기 위한 중요한 기술적 과제는 박막 성장에 사용된 기판을 제거하는 기술이다. 본 발명에서는 이런 기술 적 과제를 해결하여 새로운 구조의 GaN계 LED제작방법을 제공한다.

발명의 구성 및 작용

이와 같은 목적을 달성하기 위해서 LED 박막과 실리콘 기판의 부착, LED 박막 성장에 사용된 기판 제거 그리고 기판 제거로 드러난 N- 도핑된 박막에 N- metal 형성 방법을 기술적 특징으로 한다.

본 발명의 바람직한 실시예를 첨부 도면에 의거 상세히 설명하면 다음과 같다.

첨부된 도면 도 2는 종래의 GaN계 LED를 위해 성장된 박막의 구조를 나타내고 있다. 기판(20) 위에 버퍼층(21), n-GaN층(22), InGaN/GaN/AIGaN 활성층 및 장벽층(23), p-GaN 층(24)이 순차적으로 형성되어 있는 것을 보여주고 있다. P-GaN에서 공급된 홀과 N-GaN에서 공급된 전자가 활성층에서 결합하여 전류가 빛으로 에너지가 변형이 되어서 그물질의 에너지 밴드갭에 해당하는 파장의 빛을 발생시키게된다.

도 3는 이렇게 성장된 LED 박막 위에 기존의 P- metal(30)(Ni/Au, Ti/Au, Cr/Au 등)을 중착한 후의 도면이다. 최종적으로 이렇게 형성된 P- metal은 LED 소자에서 P전극을 이루게된다. 소자들 사이의 에칭과 최종적으로 LED 소자별절단(Sawing) 작업을 위해서 각 단위 LED 소자들 사이의 P- metal 패턴은 도 3에 나타난 것처럼 일정한 간격(31)을 둔다. 이 간격은 0.1um에서 500um까지 될 수가 있다.

도 4는 형성된 P- metal을 에칭을 위한 masking 불질로 해서 소자들 사이(31)를 기존의 건식 식각 방법(RIE, RIBE, ICP, 등) 또는 습식 식각 방법(UV assisted KOH 에칭 등)을 이용하여 N- GaN(22) 또는 그 이하 buffer(31)의 적당한 깊이 까지 에칭을 하게된다. 그리고 난 후 소자의 표면 보호를 위해서 SiNx와 SiOx와 같은 유전체를 이용하여 에칭된 면을 보호하게 된다. 이렇게 하여 형성된 유전체 보호막(41) 및 에칭으로 형성된 소자들 사이의 홈(40)이 각각도 4에 나타나 있다. 이렇게 형성된 홈은 기관을 제거하기 위한 공정에서 매우 중요한 몇 가지 역할을 하게 된다. 첫째로 Mechanical한 방법을 이용하여 기판을 제거할 시 LED 박막으로 많은 스트레스가 전달이 되게 되는데 이 스트레스를 이홈이 흡수하여 Stress에 의한 소자의 손상을 최소화하는 역할을 하게된다. 둘째로 성장된 LED 박막과 기판사이는 근본적으로 심각한 격자상수의 불일치로 강한 Strain이 형성되어 있는데 이를 앞에서 형성된 홈을 이용하여 완화 시켜줌으로 이로 인한 소자들의 손상을 최소화하는 역할을 한다. 셋째로 형성된 홈(40)은 Mechanical 방법 또는 다른 방법을 이용하여 기판제거 시 그 에칭 정도를 나타내어 주는 중요한 지표가 된다. 즉 충분한 깊이까지 에칭이 되면 홈(40)이 에칭되고 있는 표면으로 드러나게 되므로 에칭이 충분히 되어 N- GaN 또는 그이하의 충이 표면에 드러난 것을 나타내게 된다.

도 5은 도 4에서 기술된 LED 소자들이 제작되어 있는 기판을 비슷한 크기의 양면에 메탈이 중착되어 있는 고전도성 실리콘(51),또는 메탈이 중착되어 있지 않는 고전도성 실리콘(51)에 전도성 접착제(conductive adhesive epoxy)(50) 또는 Indium bump와 같은 물질을 이용한 기존의 flip- chip bonding 기술을 이용하여 사용하여 P- metal 면이 접착부가 되게 뒤집어 붙인 후의 단면을 보여주고 있다. 여기서 실리콘 기판에 소자들이 제작되어 있는 LED 기판을 뒤집어붙이는 목적은 LED소자가 제작된 기판을 제거 할 때에 실리콘 기판이 LED 박막의 마운터 역할을 해주게 되며, 십um 정도의 두께를 가지는 LED 소자를 지지하여 그 파손을 막아주는 역할을 한다. 또한 실리콘 기판은 그 열전도성이 우수하므로 LED 내부에서 발생한 열을 효과적으로 방출시켜주는 Heat Sink으로써의 역할을 하게된다.

도 6은 기존의 Mechanical 한 Grinding and Polishing방법 또는 습식 내지 건식 에칭(ICP,RIE,등) 방법, 또는 이들을 혼합한 방법으로 LED가 형성된 기판을 제거한 후의 단면을 보여주고 있다. 앞에서 언급한 바와 같이 이 과정에서 도 4에서 형성된 홈이 표면으로 드러나게 되고, 이로 인하여 기판이 충분히 에칭되었음을 알 수 있게된다. 또한 이 홈은소자들 사이의 stress를 흡수하여 여러 가지 stress로부터 소자들을 보호하게된다.

도 7은 드러난 N- GaN 표면위에 N- metal(70)(Ti/Au, Ni/Au, Cr/Au 등)을 형성 한 후의 단면을 보여주고 있다. N- Metal은 소자의 가장자리 부분을 돌아가며 형성되거나 소자의 가운데 부분에 형성될 수 있다. 여기서 N- metal이 형성되지 않은 부분이 광출력 윈도우가 된다. 일반적으로 GaN계 LED에서 N도핑이 P 도핑보다 훨씬 높은 도핑농도를 얻을 수 있고 또한 metal과의 ohmic 형성이 매우 용이하므로 그림과 같은 P- GaN 전면에 P- metal을 형성하고, N- Ga N의 국소 부분에 N- metal을 형성하는 구조는 활성층에서의 전류의 균일도에 매우 용이한 구조가 된다.

도 8은 도 7에서 최종적으로 형성된 소자들을 소자별로 자른(Sawing) 후의 한 LED 소자의 단면을 보여주고 있다. 실리콘 기판(51)위에 GaN계 LED가 부착되어 있으며, LED 소자는 P- Metal(30), P- GaN충(24), 활성층 및 장벽충(23), 광이 방출되는 면인 N- GaN충(22), 유전체 보호막(21), N- metal(70)으로 구성이 되어있다.

[또 다른 실시예]

상기 발명에서 소자의 ESD(Electro Static Discharge) 문제를 획기적으로 해결 할 수 있는 또다른 실시예를 도면을 참조하여 설명한다. 본 발명에서 먼저 P- metal이 형성된 AlGainN계 LED를 P- metal 부분이 접합부가 되게 실리콘기판과 부착시 P- N 접합이 형성된 실리콘기판을 사용함으로써 LED 소자의 역방향으로 큰면적의 P- N diode를 집적할 수 있어서 소자의 ESD(Electro Static Discharge) 문제를 간단히 해결 할 수 있는 장점이 있다. 일반적으로 AlGainN계 LED는 에너지 밴드갭이 상당히 큰 물질임에도 불구하고 그 성장된 박막의 품질이 다른 물질에 비해서 상대적으로 좋지 못하여 대체적으로 ESD에 취약하다. 일반적으로 AlGainN계 LED는 순방향의 경우 300V - 1000V 정도이고역방향의 경우 100V - 1000V로 특히 역방향의 ESD 전압 특성이 더욱 나쁜 것으로 알려져 있다. 이 것은 역방향 전압에서 LED의 P- N Junction 사이에 큰 전계(Electric Field)가 걸리기 때문이다. 이런 문제를 해결하기 위해서 일반적으로 LED와 병렬로 P- N diode를 역방향으로 연결하여 LED에 전압이 역으로 걸릴 경우 P- N diode가 동작되게 하여서 노단D 소자에는 병렬로 연결된 P- N diode의 Turn On 전압에 해당되는 낮은 전압만이 역으로 걸리게 하여서 소자를 ESD로 부터 보호한다. 이를 위한 기존의 방법은 실리콘의 한 면에 부분적으로 도핑하여서 P- N diode를 형성하고 반도체의 Flip- Chip 기술을 이용하여 LED를 P- N 접합이 이루어진 실리콘 기판에 부착하여서 역방향 P- N diode가 집적된 LED 모듈을 제작한다. 그러나 이 방법의 문제점은 실리콘의 한 면 위에 P- N 접합을 이루어야 하는 복잡한 공정이 필요하며, 또한 LED chip을 정교성이 요구되는 Flip- Chip 기술을 이용하여 실리콘 P- N diode에 집적하여야 함으로 그 제작 공정이 복잡하고, 수율이 떨어지는 단점이 있다.

본 발명의 또 다른 실시예는 상기한 문제점을 개선하기 위하여 안출된 것으로서, 또 다른 실시예의 목적은 GaN계 LED의 P- metal 하부에 수직으로 P- N Junction이 형성된 실리콘 diode를 부착하여서 LED와 병렬로 큰 면적의 실리콘 P- N diode를 역방향으로 연결하므로써 LED의 ESD 문제를 획기적으로 향상시키는 반도체 소자 및 그 제조방법을 제공한다.

도 9에 나타난바와 같이 수직방향으로 P- N Junction이 이루어진 실리콘 P- N diode를 도 8에서 나타난 실리콘 기판 대신 사용한다. 이 실리콘 P- N diode 경우 N 도핑된 실리콘 기판에 P dopant를 도핑하여서 P- N Junction을 이를 수가 있고, P- 도핑된 실리콘 기판에 N- dopant를 도핑하여서 P- N Junction을 이룩할 수가 있다. 이렇게 하여 이루어진 실리콘 P- N diode에 P, N- Ohmic metal을 증착하여서 P, N 전극을 형성한다. 필요에 따라서 전극의 하나, 또는 모두를 형성하지 않고 사용 할 수도 있다. 도 9에서 90은 N- 도핑된 실리콘 기판 또는 N- 도핑된 실리콘 층을 나타내며, 91은 P 도핑된 실리콘 층 또는 P 도핑된 실리콘 기판을 나타낸다. 그리고 92 와 93은 각각 N 과 P metal을 나타낸다. 실리콘 P- N diode가 집적된 단일 LED chip을 일반적인 LED 패키지 마운터 위에 부착한 후 Wire Bonding(96)을 형성한다. 실리콘 P- N diode의 P- metal(93)이 LED 패키지 마운터의 N 전극쪽(94)에 접착이 되며, 실리콘 P- N diode의 N metal 전극(92)에서 LED 패키지 마운터의 P 전극(95)으로 Wire Bonding(96)이 형성된다. 그리고 LED의 N Metal(70)에서 LED 패키지 마운터의 N 전극(94)으로 Wire Bonding(96)이 형성된다.

도 9의 아래 부분에 도 9에서 이루어진 LED 모듈의 회로적인 구성 도면을 나타내고 있다. GaN계 LED와 큰면적의 실리콘 P-N diode가 역으로 연결된 회로 결선을 보여주고 있다.

발명의 효과

상기한 바와 같이 이루어지는 본 발명에 의하면, LED박막성장에 사용된 기판을 제거함으로 GaN계 박막과 기판사이의 유전율 차로 인한 광손실을 없앨 수 있으며, 기판에 의한 광흡수에 의한 광손실을 제거 할 수 있게된다. 또한 기판을 제거함으로 LED 소자가 10um내외로 매우 얇아지므로 소자안에서 광재생(Photon Recycling) 효과가 중가하여 최종적으로 외부양자효율(External Quantum Efficiency)을 향상시킬 수 있게된다.

또한 본 발명에서는 열전도성이 매우 좋은 것으로 알려진 기존의 실리콘 기판을 소자의 Mount로 사용하므로 LED에서 발생되는 열을 효과적으로 제거할 수 있으므로 이로 인하여 소자의 수명과 전기적 특성들을 향상시킬 수 있는 장점이 있다.

또한 본 발명에서는 일반적으로 고 농도의 도핑이 어렵다고 알려진 P- GaN 전면에 P- metal을 증착하므로 소자의 직렬저항(serial resistance)을 감소시킬 수 있으며, 또한 전기 전도성이 뛰어난 N- GaN 표면에 부분적 N- metal 및 광출력 윈도우를 형성하므로 활성층에서의 전류밀도의 균일도를 크게 향상 시킬 수 있다. 이로 인하여 LED 소자의 광출력면 전면에 걸쳐서 균일한 광 출력을 얻을 수 있게된다.

또 다른 실시예로는 실리콘 P- N diode가 역으로 집적된 LED의 경우는 역방향 ESD 전압이 낮은 AlGaInN계 LED 소자에 실리콘 P- N diode를 역방향으로 집적하여 역방향 ESD 전압 성능을 획기적으로 개선하여 AlGaInN계 LED 소자의 신뢰성을 대폭 향상시킬 수 있다. 기존의 실리콘 P- N diode 접적 방법과 비교하여 집적 공정에 있어서 정교한 Flip- Chip 공정이 요구되지 않으며, 또한 수직방향으로 형성된 큰 면적의 실리콘 P- N diode를 사용하므로 실리콘 P- N diode 제작 또한 매우 용이하다. 기존의 방법과 비교하여 본 발명의 가장 큰 장점은 실리콘 P- N diode의 집적공정이 매우 간단하다는 것에 있고, 이로 인하여 소자 제작 수율을 크게 향상 할 수 있다는 것에 있다.

(57) 청구의 범위

청구항 1.

p- n 접합 다이오드 구조를 갖는 GaN계 LED 소자 제작에 있어서, LED 박막의 P- GaN 위에 P- metal을 형성하고, 형성된 P- metal을 masking 물질로 하여 소자들 사이를 N- GaN 또는 그 아래의 적당한 깊이 까지 에칭한다. 그리고 난후 실리콘 기판에 LED의 P- metal이 접합부가 되게 뒤집어 붙이고, 박막이 성장된 기판을 제거한다. 기판제거 공정으로 공기중으로 드러난 N- GaN 표면에 N- metal을 형성하여 최종적인 LED 소자를 제작하는 방법.

청구항 2.

제 1항에 있어서, 소자사이를 건식 또는 습식 에칭 방법을 이용하여 식각할 때 그 식각 깊이를 활성충 아래에서 기판 사이의 임의의 깊이까지하고, 그 식각 폭을 0.1um에서 500um사이의 임의 폭으로 에칭하여 기판제거 공정시 이를 LED소자 보호 및 기판 식각의 기준으로 삼는 방법.

청구항 3

제 1항에 있어서, LED 소자와 접합이 되는 실리콘기판 사용에 있어서 양면 또는 단면에 Ohmic Metal이 형성되어있거나 Ohmic Metal이 형성 되어있지 않으면서 그 N 또는 P doping 농도가 10 15 에서 10 22 까지의 범위를 갖는 실리콘기판을 사용하는 방법.

청구항 4.

제 1항에서 기술한 LED 구조에서 Mechanical한 방법이나, 건식 또는 습식 식각 방법, 또는 이들 3가지방법을 혼용하여 LED박막이 성장된 기판(20)을 제거하고 이 기판이 제거된 박막을 LED제작에 응용하는 기법.

청구항 5.

제 1항에 있어서 기술한 LED 구조에서 N- GaN층의 가장자리 부분 또는 가운데 부분에 Ti/Au, Ni/Au, Cr/Au와 같은 N- metal을 형성하고, N- metal이 형성되지 않은 부분을 광방출 윈도우로 이용하는 방법

청구항 6.

제 1항에 있어서 실리콘 기판 사용시 수직방향으로 P- N Junction이 이루어진 실리콘 기판을 사용한다. 그리고 난 후 LED의 P- metal 과 실리콘 P- N diode의 N- metal이 접합되게 뒤집어 붙이고, 박막이 성장된 기판을 제거한다. 기판

제거 공정으로 공기 중으로 드러난 N- GaN 표면에 N- metal을 형성하여 LED 소자를 제작한 후 제작된 단일 LED 소자를 LED 패키지 마운터에 실리콘 P- N diode의 P 전국 부분을 LED 패키지 마운터의 N- 전극쪽에 붙인다. 그리고 난후 실리콘 P- N diode의 N- metal에서 LED 패키지 마운터의 P전국 부분으로 Wire Bonding하고, LED의 N- metal에서 LED 패키지 마운터의 N전국 부분으로 Wire Bonding하여서 소자를 제작하는 방법.

청구항 7.

제 6항에 있어서, LED 소자와 접합이 되는 실리콘 P- N diode에 있어서, 그 P- N Junction이 수직으로 형성된 기판을 이용하는 방법. 이때 P 도핑 층과 N- doping 층은 각각 0.01um에서 1mm까지의 두께를 가질 수 있다.


청구항 8.

제 6항에 있어서, 실리콘 P- N diode 제작시, N 도핑된 기판에 P도핑으로 P- N Junction 을 형성하는 방법과 P- 도핑된 실리콘 기판에 N- 도핑으로 P- N Junction을 형성하는 방법. 여기서 N, P 도핑의 농도는 모두 10^{-15} 에서 10^{22} 까지의 영역을 가진다.


청구항 9.

제 6항에 있어서, 실리콘 P-N diode의 양면에 모두 오믹 메탈이 형성하여 사용하는 방법과 경우에 따라서 한면 또는 두면 모두에 오믹 메탈이 형성하지 않고 사용하는 방법.


丘門 1




도면 2




도면 3




5 5 4




三日5




토면 6



工口 7



토면 8



도면 9

